一體機(jī)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信息技術(shù)領(lǐng)域，特別涉及一種一體機(jī)。
【背景技術(shù)】
[0002]隨著企業(yè)對數(shù)據(jù)中心一體化管理、自動化運(yùn)維的需求日益迫切，融合基礎(chǔ)設(shè)施一體機(jī)應(yīng)運(yùn)而生。融合基礎(chǔ)設(shè)施一體機(jī)融合了刀片服務(wù)器、分布式存儲及網(wǎng)絡(luò)交換機(jī)于一體，并整合力智能網(wǎng)卡、固態(tài)硬盤(英文:Solid State Drives ;簡稱:SSD)存儲卡及InfiniBand(無限帶寬技術(shù))交換模塊，集成分布式存儲引擎、虛擬化平臺及云管理軟件，資源可按需調(diào)配、線性擴(kuò)展。其中，刀片服務(wù)器是指在標(biāo)準(zhǔn)高度的機(jī)架式機(jī)箱內(nèi)可插裝多個卡式的服務(wù)器單元，刀片服務(wù)器如同刀片一樣，每一個刀片服務(wù)器實(shí)際上就是一塊系統(tǒng)主板。
[0003]現(xiàn)有技術(shù)中，由于刀片服務(wù)器的計算節(jié)點(diǎn)的運(yùn)算速度比內(nèi)存讀寫的速度快很多，從而使計算節(jié)點(diǎn)要花費(fèi)很長時間等待輸入輸出數(shù)據(jù)到來或者把輸入輸出數(shù)據(jù)寫入內(nèi)存中，為了解決計算節(jié)點(diǎn)的計算速度與內(nèi)存讀寫速度不匹配的問題，通常是給內(nèi)存中設(shè)置一個交換速度比內(nèi)存快很多的緩存單元，這樣，當(dāng)計算節(jié)點(diǎn)需要調(diào)用大量輸入輸出數(shù)據(jù)時，就可以從緩存單元中調(diào)用需要的數(shù)據(jù)。
[0004]但是，由于緩存單元是設(shè)置在計算節(jié)點(diǎn)的內(nèi)存中的，不僅會占用內(nèi)存的容量，而且會影響到其他非緩存數(shù)據(jù)的計算速度或存儲性能，因此，計算節(jié)點(diǎn)的計算負(fù)擔(dān)和內(nèi)存的存儲負(fù)擔(dān)較大，且數(shù)據(jù)傳輸延時較高。

【發(fā)明內(nèi)容】

[0005]為了解決計算節(jié)點(diǎn)的計算負(fù)擔(dān)和內(nèi)存的存儲負(fù)擔(dān)較大，且數(shù)據(jù)傳輸延時較高的問題，本發(fā)明提供了一種一體機(jī)。所述技術(shù)方案如下:
[0006]第一方面，提供了一種一體機(jī)，所述一體機(jī)包括:
[0007]多個計算節(jié)點(diǎn)，多個緩存單元，低延時LL交換矩陣單元和輸入輸出接口 ；
[0008]所述多個計算節(jié)點(diǎn)與所述多個緩存單元連接，所述LL交換矩陣單元分別與所述多個緩存單元、所述輸入輸出接口連接；
[0009]其中，所述輸入輸出接口用于傳輸輸入輸出數(shù)據(jù)，所述緩存單元用于存儲緩存一致性數(shù)據(jù)，并將所述緩存一致性數(shù)據(jù)進(jìn)行預(yù)處理后傳輸至所述計算節(jié)點(diǎn)，所述LL交換矩陣單元，用于進(jìn)行所述輸入輸出數(shù)據(jù)與所述緩存一致性數(shù)據(jù)的轉(zhuǎn)換。
[0010]結(jié)合第一方面，在第一種可實(shí)現(xiàn)方式中，
[0011]每個所述計算節(jié)點(diǎn)通過外置的外部高速輸入輸出串行總線PCIe通道與相應(yīng)的緩存單元連接。
[0012]結(jié)合第一方面，在第二種可實(shí)現(xiàn)方式中，
[0013]所述一體機(jī)包括:PCIe交換單元，
[0014]所述PCIe交換單元分別連接所述多個計算節(jié)點(diǎn)和所述多個緩存單元，用于進(jìn)行所述緩存一致性數(shù)據(jù)與所述多個計算節(jié)點(diǎn)支持的PCIe數(shù)據(jù)的轉(zhuǎn)化。
[0015]結(jié)合第一方面至第二種可實(shí)現(xiàn)方式，在第三種可實(shí)現(xiàn)方式中，
[0016]所述緩存單元包括緩存控制器，所述緩存控制器用于對所述緩存一致性數(shù)據(jù)進(jìn)行預(yù)處理。
[0017]結(jié)合第三種可實(shí)現(xiàn)方式，在第四種可實(shí)現(xiàn)方式中，
[0018]所述緩存控制器由高級精簡指令集機(jī)器ARM制成，多個ARM之間能夠進(jìn)行數(shù)據(jù)交互，每個所述緩存控制器包括多個內(nèi)存條。
[0019]結(jié)合第四種可實(shí)現(xiàn)方式，在第五種可實(shí)現(xiàn)方式中，
[0020]所述內(nèi)存條為雙列直插式存儲模塊DIMM。
[0021]結(jié)合第三種可實(shí)現(xiàn)方式，在第六種可實(shí)現(xiàn)方式中，
[0022]現(xiàn)場可編程門陣列FPGA單元、精簡指令集計算機(jī)Risc和特定應(yīng)用集成電路Asic中的至少一種。
[0023]結(jié)合第一方面，在第七種可實(shí)現(xiàn)方式中，
[0024]所述預(yù)處理包括:糾錯處理、解包處理和封包處理中的至少一種。
[0025]本發(fā)明提供了一種一體機(jī)，由于將多個計算節(jié)點(diǎn)與多個緩存單元連接，并通過LL交換矩陣單元分別與多個緩存單元、輸入輸出接口連接，使得輸入輸出數(shù)據(jù)可以通過LL交換矩陣單元轉(zhuǎn)換為緩存一致性數(shù)據(jù)，緩存一致性數(shù)據(jù)再經(jīng)過緩存單元進(jìn)行預(yù)處理后傳輸至計算節(jié)點(diǎn)，因此一體機(jī)能夠在緩存一致性的架構(gòu)中，通過外掛的緩存單元接收LL交換矩陣單元處理的輸入輸出數(shù)據(jù)，從而降低了計算節(jié)點(diǎn)的計算負(fù)擔(dān)和內(nèi)存的存儲負(fù)擔(dān)，且數(shù)據(jù)傳輸?shù)难訒r較低。
【附圖說明】
[0026]為了更清楚地說明本發(fā)明實(shí)施例中的技術(shù)方案，下面將對實(shí)施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0027]圖1是本發(fā)明實(shí)施例提供的一種一體機(jī)的結(jié)構(gòu)示意圖；
[0028]圖2是本發(fā)明實(shí)施例提供的另一種一體機(jī)的結(jié)構(gòu)示意圖；
[0029]圖3是本發(fā)明實(shí)施例提供的又一種一體機(jī)的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0030]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。
[0031]本發(fā)明實(shí)施例提供一種一體機(jī)，如圖1所示，該一體機(jī)包括:多個計算節(jié)點(diǎn)(Ser) 01，多個緩存單元02,低延時(英文:Low Latency ;簡稱:LL)交換矩陣單元03和輸入輸出接口 04。
[0032]多個計算節(jié)點(diǎn)01與多個緩存單元02連接，LL交換矩陣單元03分別與多個緩存單元02、輸入輸出接口 04連接。
[0033]其中，輸入輸出接口 04用于傳輸輸入輸出數(shù)據(jù)，緩存單元02用于存儲緩存一致性數(shù)據(jù)，并將緩存一致性數(shù)據(jù)進(jìn)行預(yù)處理后傳輸至計算節(jié)點(diǎn)01，LL交換矩陣單元03，用于進(jìn)行輸入輸出數(shù)據(jù)與緩存一致性數(shù)據(jù)的轉(zhuǎn)換。
[0034]其中，LL交換矩陣單元是一種在多核處理芯片內(nèi)的一種高頻、高帶寬的互連結(jié)構(gòu)，具有低延時特性。
[0035]綜上所述，本發(fā)明實(shí)施例提供的一體機(jī)，由于將多個計算節(jié)點(diǎn)與多個緩存單元連接，并通過LL交換矩陣單元分別與多個緩存單元、輸入輸出接口連接，使得輸入輸出數(shù)據(jù)可以通過LL交換矩陣單元轉(zhuǎn)換為緩存一致性數(shù)據(jù)，緩存一致性數(shù)據(jù)再經(jīng)過緩存單元進(jìn)行預(yù)處理后傳輸至計算節(jié)點(diǎn)，因此一體機(jī)能夠在緩存一致性的架構(gòu)中，通過外掛的緩存單元接收LL交換矩陣單元處理的輸入輸出數(shù)據(jù)，從而降低了計算節(jié)點(diǎn)的計算負(fù)擔(dān)和內(nèi)存的存儲負(fù)擔(dān)，且數(shù)據(jù)傳輸?shù)难訒r較低。
[0036]需要說明的是，每個計算節(jié)點(diǎn)01可以通過外置的外部高速輸入輸出串行總線(英文！Peripheral Component Interconnec Expresst ;簡稱:PCIe)通道與相應(yīng)的緩存單兀02連接。在PCIe總線中，基于PCIe總線的設(shè)備稱為端點(diǎn)(英文:EndPoint ;簡稱:EP)，EP也就是本發(fā)明實(shí)施例中的緩存單元02。
[0037]PCIe總線是一種通用的總線規(guī)格，PCIe總線使用端到端的連接方式，在一條PCIe鏈路的兩端只能各連接一個設(shè)備，這兩個設(shè)備互為數(shù)據(jù)發(fā)送端和數(shù)據(jù)接收端。
[0038]進(jìn)一步的，緩存單元02可以包括緩存控制器，緩存控制器用于對緩存一致性數(shù)據(jù)進(jìn)行預(yù)處理。可選的，緩存控制器由高級精簡指令集機(jī)器(英文:Acorn RISC Machine ;簡稱:ARM)制成，多個ARM之間能夠進(jìn)行數(shù)據(jù)交互，每個緩存控制器包括多個內(nèi)存條。如圖1所示，內(nèi)存條可以為雙列直插式存儲模塊(英文:Dual-1nline-Memory-Modules ;簡稱:DIMM) ο
[0039]緩存單元02對緩存一致性數(shù)據(jù)進(jìn)行的預(yù)處理可以包括:糾錯處理、解包處理和封包處理中的至少一種。需要說明的是，糾錯處理、解包處理和封包處理的具體過程可以參考現(xiàn)有技術(shù)，本發(fā)明實(shí)施例對此不再贅述。
[0040]具體的，圖1中計算節(jié)點(diǎn)01與緩存單元02之間的箭頭方向指示計算節(jié)點(diǎn)01與緩存單元02之間的從屬關(guān)系，即計算節(jié)點(diǎn)01為主單元，緩存單元02為計算節(jié)點(diǎn)01的從單元。
[0041]進(jìn)一步的，圖1中的40GE/IB FDR為輸入輸出接口 04，用于傳輸輸入輸出數(shù)據(jù)，40GE/IB FDR指的是帶寬的輸入輸出通用接口，40GE指的是40Gb/s (千兆/秒)物理帶寬的以太網(wǎng)，IB FDR指的是56Gb/s物理帶寬的無限帶寬接口。LL交換矩陣單元03可以通過超級網(wǎng)卡(英文:Super Network Interface Card ;簡稱:SNIC)來接收來自于輸入輸出接口 04的輸入輸出數(shù)據(jù)。同時，LL交換矩陣單元03還可以將輸入輸出數(shù)據(jù)即非緩存一致性(英文:Non Cache Consistency ;簡稱:NCC)數(shù)據(jù)轉(zhuǎn)換為緩存一致性(英文:CacheConsistency ;簡稱:CC)數(shù)據(jù)，使得CC數(shù)據(jù)和NCC數(shù)據(jù)可以通過LL總線(圖中標(biāo)識為LL)傳輸至緩存單元02。圖1中，LL交換矩陣單元03中包含兩種箭頭，其中，箭頭I表示NCC數(shù)據(jù)的流向，箭頭2表示CC數(shù)據(jù)的流向。
[0042]需要說明的是，首先，本發(fā)明實(shí)施例提供的一體機(jī)可以將緩存一致性數(shù)據(jù)和輸入輸出數(shù)據(jù)在緩存單元和LL交換矩陣單元組成的緩存一致性系統(tǒng)上一并傳輸，而LL交換矩陣單元本身具有低延時特性，因此，該一體機(jī)充分利用了原有的緩存一致性系統(tǒng)中的低延時特性；其次，由于緩存單元的緩存控制器包括ARM，而ARM內(nèi)集成了直接內(nèi)存存取(英文:Direct Memory Access ;簡稱DMA)控制器，因此，該一體機(jī)充分利用了 ARM中的DMA控制器的數(shù)據(jù)傳輸方式，在硬件的控制下，實(shí)現(xiàn)高速外設(shè)和主存儲器之間自動成批交換數(shù)據(jù)，可以盡量減少處理器干預(yù)的輸入/輸出操作方式；再次，ARM還具有低功耗的特點(diǎn)，因此，該一體機(jī)獨(dú)立的緩存單元具有低功耗特性；最后，為了使系統(tǒng)在意外失去供電的情況下，保證緩存數(shù)據(jù)的完整性，以及在系統(tǒng)供電恢復(fù)后，現(xiàn)場數(shù)據(jù)可以及時恢復(fù)，可以給獨(dú)立的緩存單元添加掉電保護(hù)單元，因此，該一體機(jī)的傳輸數(shù)據(jù)的可靠性較高。
[0043]綜上所述，本發(fā)明實(shí)施例提供的一體機(jī)，由于將多個計算節(jié)點(diǎn)與多個緩存單元相連接，并通過LL交換矩陣單元分別與多個緩存單元、輸入輸出接口相連接，使得輸入輸出數(shù)據(jù)可以通過LL交換矩陣單元轉(zhuǎn)換為緩存一致性數(shù)據(jù)，緩存一致性數(shù)據(jù)再經(jīng)過緩存單元進(jìn)行預(yù)處理后傳輸至計算節(jié)點(diǎn)，因此一體機(jī)能夠在緩存一致性的架構(gòu)中，通過外掛的緩存單元接收LL交換矩陣單元處理的輸入輸出數(shù)據(jù)，從而降低了計算節(jié)點(diǎn)的計算負(fù)擔(dān)、內(nèi)存的存儲負(fù)擔(dān)和數(shù)據(jù)傳輸?shù)难訒r。
[0044]本發(fā)明實(shí)施例提供另一種一體機(jī)，如圖2所示，該一體機(jī)包括:多個計算節(jié)點(diǎn)(Ser) 01，多個緩存單元02，LL交換矩陣單元03、輸入輸出接口 04和PCIe交換單元05。
[0045]PCIe交換單元(英文:PCIe switch ;簡稱:PCIe SW) 05分別連接多個計算節(jié)點(diǎn)01和多個緩存單